УНИФИКАЦИЯ ОПИСАНИЯ ПРОГРАММНЫХ И АППАРАТНЫХ МОДЕЛЕЙ В БАЗИСЕ СБИС
Скачать PDF
Аннотация: Проектирование в базисе сверхбольших интегральных схем (СБИС) предполагает модульность,
интеграцию библиотек готовых функциональных блоков и стандартизированные интерфейсы. В статье
выдвигается гипотеза о том, что создание унифицированного формата для описания аппаратных моделей
позволит ускорить время разработки и тестирования аппаратных решений в базисе СБИС. Унификация
описания аппаратных моделей является важной частью для совместимости, упрощения разработки,
тестирования, обновлений и ускорения вывода продукта на рынок. Выявлены основные недостатки
рассмотренных существующих решений и методов. Определены аспекты аппаратных моделей на примере
устройства, принимающего данные по протоколу UART. Выделены основные функциональные узлы
аппаратных моделей: комбинационные схемы, простые схемы с памятью и конечные автоматы.
Рассмотрены реализация каждого функционального узла на языке описания аппаратуры Verilog HDL и
на языке программирования высокого уровня Python. Представлены симуляции разработанных моделей
на системном и аппаратном уровне. Выявлены сходства описания аппаратных и программных моделей.
Предложен маршрут проектирования аппаратных моделей в базисе СБИС с использованием
унифицированного описания. Предложена структура аппаратной модели, которая не зависит от
интегрированной среды разработки и средств автоматизированного проектирования. Работа закладывает
основу для стандартизации методов проектирования вычислительных систем, ориентированных на
разработку в базисе СБИС. Перспективные пути развития данной гипотезы могут включать следующие
направления: интеграция с искусственным интеллектом и машинным обучением, расширение области
тестирования аппаратных моделей, автоматизация процесса трансляции моделей в целевые языки,
разработка систем визуализации для проектирования. Эти направления могут значительно расширить
возможности применения предложенной гипотезы и способствовать более эффективному
проектированию вычислительных систем в базисе СБИС. Предполагается проведение исследований в
области автоматического анализа и оптимизации тестирования аппаратных моделей, что позволит
повысить эффективность проектирования и упростить интеграцию новых технологий в существующие
вычислительные системы и их элементы.
Ключевые слова: писание, программные модели, аппаратные модели, языки программирования, языки описания
аппаратуры, СБИС, модель, Verilog HDL, Python, тестирование, верификация
Номера страниц: 49-77.
Для цитирования: Кряхтунов Г.М., Боронников А.С., Платонова О.В. Унификация описания программных и аппаратных моделей в базисе сбис // Электронный научный журнал «ИТ-Стандарт». – 2025. – № 2. – С. 49-77.