Аннотация

Аннотация: В статье рассматриваются микроархитектуры процессорных ядер, предназначенных для синтеза в программируемых интегральных схемах и применения в составе гетерогенных массово-параллельных вычислительных систем на кристалле. Актуальность работы обусловлена ограничениями дальнейшего роста производительности процессоров общего назначения и необходимостью перехода к специализированным вычислительным архитектурам, оптимизированным под конкретные классы алгоритмов. Целью исследования является анализ перспективных архитектур, синтезируемых управляющих процессорных ядер и оценка влияния их микроархитектурных решений на временные и ресурсные характеристики при использовании в составе массово-параллельных вычислительных систем. В рамках работы рассматриваются требования, предъявляемые к процессорным ядрам вычислительных кластеров, и показаны причины неэффективности традиционных процессоров общего назначения в условиях многократного тиражирования на кристалле. В теоретической части исследуется процессорные архитектуры с минимальной глубиной конвейера, реализующие схемы «выборка-исполнение» и «выборка-декодирование-исполнение». Рассматривается применение механизмов продвижение данных в тракте обработки данных и потоке управления, а также анализируется их влияние на формирование критических путей и задержки при нарушении линейного порядка выполнения команд. Экспериментальные исследования выполнены с использованием системы автоматизированного проектирования Vivado для программируемых логических интегральных схем (ПЛИС) семейств Artix-7 и Virtex Ultrascale+. Проведено сравнение однотактных, двухтактных и трёхтактных архитектур с bypass и без него. В качестве основной метрики использовалась максимальная достижимая тактовая частота, определяемая методам статически временного анализа. Полученные результаты показывают, что увеличение количества стадий конвейера оказывает более существенное влияние на частотные характеристики процессорного ядра по сравнению с использованием схем продвижения данных, влияние которых ограничено особенностями рассматриваемого класса управляющих процессоров. Результаты исследования могут быть использованы при проектировании специализированных и гетерогенных вычислительных систем на базе программируемых интегральных схем, а также при разработке процессорных ядер для массово-параллельных вычислителей.