Аннотация

Аннотация: В статье рассматриваются вопросы, связанные с организацией маршрутов распространения данных на кристалле аппаратной платформы для вычислительных кластеров программируемой логики. Обозначены современные тенденции, требующие массово-параллельных систем для обработки информации. Отмечается роль высокоскоростных интерфейсов ввода-вывода и, как следствие, практическая востребованность увеличения частот тракта данных для информации, поступающей с них. Целью исследования является повышение эффективности технической реализации тракта данных в системах с массово-параллельной архитектурой. Задачей исследования является формирование итеративного подхода, учитывающего особенности топологии аппаратной платформы наравне с архитектурой RTL-модели (Register Transfer Level – модель, описывающая систему на уровне регистровых соединений) разрабатываемого решения. Особый акцент делается на факт предопределённости размещения и трассировки, что способствует повышению технических характеристик итогового решения. В статье представлены результаты, полученные в ходе проводимых экспериментов для разных типов вычислительных ядер, а также разных стратегий, используемых на этапе размещения и трассировки в маршруте проектирования. Среди основных пунктов, по которым проводилось сравнение результатов, отмечаются показатели временных запасов на путях распространения данных, что в свою очередь свидетельствует о максимальной тактовой частоте работы устройства, а также возможность сохранения дополнительных ограничений на размещение и трассировку. В качестве аппаратной платформы была использована интегральная схема ПЛИС для снижения влияния фактора применения различных топологических библиотек. Анализ результатов указывает на улучшение технических характеристик в каждом из проведённых экспериментов, а также на вариативность применения подхода с учётом дополнительных ограничений на размещение и трассировку, связанных с применением технологии DFX (Dynamic Function eXchange – технология частичной реконфигурации).